Memo Makefile

En Programmation Efficace on doit établir des benchmarks sur des programmes C qu'on aurait fait auparavant. On doit alors passer par des Makefile, je fais ici un petit mémo à moi même au cas ou: définition de variables:

UNEVAR=toto
UNEAUTREVAR=titi
CC=clang

utilisation d'une variable:

$(CC) -o $(UNEVAR) $(UNEAUTREVAR).c

serra vu comme:

clang -o toto titi.c

La structure d'un Makefile (respecter le M majuscule) est la suivante:

cible : dependance1 dependance2
    $(CC) -o output input.c

dependance1 :
    echo "hello "

dependance2 :
    echo "world"

On peut effectuer les commandes d'une cible en silent:

dependance1 :
    @echo "hello"

Ce qui aura comme effet de ne pas écrire echo hello sur l'invite de commande, mais bien hello. *attention*: avec flymake, il faudra inclure la cible suivante dans le Makefile correspondant:

check-syntax :
    gcc -o /dev/null -S ${CHK_SOURCES}

Voilà, pour plus d'infos j'ai trouvé le lien suivant.